PLL: Yes, Propósito principal: Memory, DDR2, Aporte: SSTL-18, Producción: SSTL-18, Numero de circuitos: 1, Relación - Entrada: Salida: 1:10,
PLL: No, Producción: Clock,
PLL: Yes, Propósito principal: SONET/SDH, Stratum, Aporte: LVCMOS, Producción: LVCMOS, LVPECL, Numero de circuitos: 1, Relación - Entrada: Salida: 11:13,
PLL: Yes, Propósito principal: SONET/SDH, Telecom, Aporte: LVCMOS, Producción: LVCMOS, LVPECL, Numero de circuitos: 1, Relación - Entrada: Salida: 6:5,
PLL: Yes, Propósito principal: 3G, Ethernet, SONET/SDH, Aporte: LVCMOS, LVDS, LVPECL, Producción: LVDS, Numero de circuitos: 1, Relación - Entrada: Salida: 2:2,
PLL: Yes, Propósito principal: SONET/SDH, Aporte: CMOS, Producción: CML, CMOS, Numero de circuitos: 2, Relación - Entrada: Salida: 3:3,
PLL: Yes, Propósito principal: Ethernet, SONET/SDH, Telecom, Aporte: LVCMOS, Producción: LVCMOS, Numero de circuitos: 1, Relación - Entrada: Salida: 11:10,
PLL: Yes, Propósito principal: Ethernet, SONET/SDH, Aporte: CML, Producción: CML, Numero de circuitos: 1, Relación - Entrada: Salida: 2:2,
